Et gi Single-dofir, duebel-dofir an Multi-Layer Circuit Conseils .D'Zuel vu Multi-Layer Boards ass net limitéiert.Et gi momentan méi wéi 100-Schicht PCBs.Déi gemeinsam Multi-Layer PCBs sinn véier Layer an sechs Layer Brieder .Da firwat hunn d'Leit d'Fro "Firwat sinn PCB multilayer Brieder all souguer-nummeréiert Schichten? Relativ gesinn, souguer-nummeréiert PCBs hunn méi wéi komesch-nummeréiert PCB, a si hu méi Virdeeler.
1. Méi niddereg Käschten
Wéinst dem Mangel vun enger Schicht vun Dielektrikum a Folie sinn d'Käschte vu Rohmaterial fir komesch numeréiert PCBs liicht méi niddereg wéi déi vun even numeréierten PCBs.Wéi och ëmmer, d'Veraarbechtungskäschte vun komesch-Schicht PCBs si wesentlech méi héich wéi déi vun Even-Layer PCBs.D'Veraarbechtungskäschte vun der banneschter Schicht sinn d'selwecht, awer d'Folie / Kärstruktur erhéicht selbstverständlech d'Veraarbechtungskäschte vun der äusserer Schicht. Déi komesch nummeréiert PCB muss en net-Standard kaschéierte Kärschichtverbindungsprozess op der Basis vum Kärstrukturprozess addéieren.Am Verglach mat der nuklearer Struktur wäert d'Produktiounseffizienz vu Fabriken, déi Folie un d'nuklear Struktur addéieren, erofgoen.Virun Laminéierung a Bindung erfuerdert de baussenzege Kär zousätzlech Veraarbechtung, wat de Risiko vu Kratzer an Ätsfehler op der äusserer Schicht erhéicht.
2. Balance Struktur fir Biegen ze vermeiden Déi bescht Ursaach net engem PCB mat enger komescher Zuel Schichten ze Design ass, datt eng komesch Zuel vun Layer Circuit Conseils sinn einfach ze béien.Wann de PCB nom Multilayer Circuitverbindungsprozess ofgekillt ass, verursaache déi verschidde Laminéierungsspannungen vun der Kärstruktur an der foliebekleeder Struktur de PCB ze béien wann et killt.Wéi d'Dicke vum Circuit Board eropgeet, erhéicht de Risiko fir eng Komposit PCB mat zwou verschiddene Strukturen ze béien.De Schlëssel fir d'Biege vum Circuitboard ze eliminéieren ass e equilibréierte Stack ze adoptéieren.Och wann de PCB mat engem gewësse Grad vu Béi den Spezifizéierungsfuerderunge entsprécht, gëtt d'spéider Veraarbechtungseffizienz reduzéiert, wat zu enger Erhéijung vun de Käschten resultéiert.Well speziell Ausrüstung an Handwierk während der Montage erfuerderlech sinn, gëtt d'Genauegkeet vun der Komponentplazéierung reduzéiert, wat d'Qualitéit beschiedegt.
Fir et anescht auszedrécken, ass et méi einfach ze verstoen: Am PCB-Prozess ass de Véier-Schichtplat besser kontrolléiert wéi d'Drei-Schichtplat, haaptsächlech wat d'Symmetrie ugeet.D'Warpage vum Véier-Layer Board kann ënner 0,7% (IPC600 Standard) kontrolléiert ginn, awer wann d'Gréisst vum Dräi-Layer Board grouss ass, wäert d'Warpage dëse Standard iwwerschreiden, wat d'Zouverlässegkeet vum SMT Patch an d'Zouverlässegkeet beaflosst. ganze Produit.Dofir designt den allgemengen Designer keng komesch-nummeréiert Layerplat, och wann déi komesch-nummeréiert Layer d'Funktioun realiséiere wäert, ass et als gefälschte souguer-nummeréiert Layer entworf, dat heescht, 5 Schichten sinn als 6 Schichten entworf, an 7 Schichten sinn als 8-Layer Brieder entworf. Baséierend op den uewe genannte Grënn, sinn déi meescht PCB Multi-Layer Boards mat souguer nummeréiert Schichten a manner komesch Schichten entworf.
Wéi d'Stacking ze balancéieren an d'Käschte vun der komesch-nummeréiert PCB ze reduzéieren?
Wat wann eng komesch-nummeréiert PCB am Design schéngt?
Déi folgend Methoden kënnen equilibréiert Stacking erreechen, reduzéieren PCB Fabrikatioun Käschten, a vermeiden PCB Béie.
1) E Signal Layer a benotzen et.Dës Method kann benotzt ginn wann d'Kraaftschicht vum Design PCB egal ass an d'Signalschicht komesch ass.Déi zousätzlech Schicht erhéicht d'Käschte net, awer et kann d'Liwwerzäit verkierzen an d'Qualitéit vum PCB verbesseren. 2) Füügt eng zousätzlech Kraaftschicht.Dës Method kann benotzt ginn wann d'Kraaftschicht vum Design PCB komesch ass an d'Signalschicht egal ass.Eng einfach Method ass eng Schicht an der Mëtt vum Stack ze addéieren ouni aner Astellungen z'änneren.Als éischt, befollegt de komeschen nummeréierten PCB Layout, a kopéiert dann d'Buedemschicht an der Mëtt fir déi verbleiwen Schichten ze markéieren.Dëst ass d'selwecht wéi d'elektresch Charakteristike vun enger verdickter Schicht Folie. 3) Füügt eng eidel Signalschicht an der Mëtt vum PCB Stack.Dës Method miniméiert d'Stacking-Ongläichgewiicht a verbessert d'Qualitéit vum PCB.Als éischt, befollegt déi komesch nummeréiert Schichten fir ze routen, füügt dann eng eidel Signalschicht un, a markéiert déi verbleiwen Schichten.Benotzt a Mikrowellenkreesser a gemëschte Medien (verschidden dielektresch Konstanten) Circuiten. 
English en 
